Overview

Dieses Buch enthält die notwendigen Grundlagen für das Verständnis und den Entwurf hochintegrierter MOS-Schaltungen. Obwohl der rechnerunterstützte Entwurf dabei im Vordergrund steht, werden die notwendigen physikalischen und elektrotechnischen Grundbegriffe nicht vernachlässigt. Auch wird die Herstellung integrierter Schaltungen kurz angesprochen, da ein gewisses produktionstechnisches Verständnis für den Entwurf notwendig ist. Damit ist dieses Buch weniger zur Erweiterung und Vertiefung der zu den angsprochenen Themen reichlich vorhandenen Spezialliteratur gedacht. Vielmehr sollen die notwendigen Grundlagen sowohl des Schaltungsentwurfs als auch der Entwurfsautomatisierung verständlich zusammengestellt werden, um den Leser in die Lage zu versetzen, auf dem Gebiet des Entwurfs hochintegrierter Schaltungen tätig zu werden und die Spezialliteratur zu verstehen. Der Leser lernt digitale MOS-Schaltungen in verschiedenen Schaltungstechniken auf der Schaltkreisebene verstehen und zu entwerfen. Es werden verschiedene Entwurfsstile vorgestellt und die geläufigen Methoden und Algorithmen für Layout-Erstellung detailliert beschrieben.

Full Product Details

Author:   Wolfgang Rosenstiel ,  Raul Camposano
Publisher:   Springer-Verlag Berlin and Heidelberg GmbH & Co. KG
Imprint:   Springer-Verlag Berlin and Heidelberg GmbH & Co. K
Dimensions:   Width: 17.00cm , Height: 1.50cm , Length: 24.40cm
Weight:   0.482kg
ISBN:  

9783540502784

ISBN 10:   3540502785
Pages:   261
Publication Date:   06 March 1989
Audience:   Professional and scholarly ,  Professional & Vocational
Format:   Paperback
Publisher's Status:   Active
Availability:   Out of stock  
The supplier is temporarily out of stock of this item. It will be ordered for you on backorder and shipped when it becomes available.
Language:   German

Table of Contents

1 Einleitung.- 2 Technologische Entwicklung.- 2.1 Ein kurzer Vergleich mit anderen Schaltungstechniken.- 2.2 Entwicklung der Integration von MOS-Schaltungen.- 2.3 Entwicklung der Entwurfsautomatisierung.- 3 MOS-Grundschaltungen.- 3.1 Elektrische Grundlagen.- 3.1.1 Elektrischer Widerstand.- 3.1.2 Kapazitat.- 3.2 Der Feldeffekttransistor.- 3.2.1 Leitung in Halbleitern.- 3.2.2 Der MOS-Kondensator.- 3.2.3 Der MOS-Transistor.- 3.2.4 Der Body-Effekt.- 3.3 Schaltungstechniken.- 3.4 nMOS-Schaltungen.- 3.4.1 Der nMOS-Inverter.- 3.4.2 Der Lastwiderstand.- 3.4.3 nMOS-Treiber.- 3.4.4 nMOS-Logikschaltungen.- 3.4.5 Pass-Transistor-Logik.- 3.4.6 Speicher.- 3.5 CMOS-Schaltungen.- 3.5.1 Der CMOS-Inverter.- 3.5.2 Eingangs-/Ausgangsschaltungen.- 3.5.3 CMOS-Logikschaltungen.- 3.5.4 Transmission-Gate.- 3.6 Dynamische CMOS-Schaltungen.- 4 Entwurfsstil.- 4.1 Voll-kundenspezifische Schaltungen.- 4.2 Entwurf mit Zellen.- 4.2.1 Makrozellen.- 4.2.2 Standardzellen.- 4.3 Entwurf mit Arrays.- 4.3.1 Gate-Arrays.- 4.3.2 Sea-of-Gates.- 4.3.3 PLA.- 4.4 Programmierbare Schaltungen.- 4.5 Vergleich.- 5 Einfuhrung in die Entwurfsautomatisierung.- 5.1 Die Darstellungsbereiche.- 5.1.1 Der Verhaltensbereich.- 5.1.2 Der Strukturbereich.- 5.1.3 Der Geometriebereich.- 5.2 Die Entwurfsebenen.- 5.3 Die Entwurfsaufgaben.- 5.3.1 Synthesewerkzeuge.- 5.3.2 Analysewerkzeuge.- 5.4 Realisierungstechnik.- 5.5 Operations-und Steuerwerk.- 6 Rechnerunterstutzte Layout-Erstellung.- 6.1 Layout-Editoren und Datenstrukturen.- 6.1.1 Listen.- 6.1.2 Bins .- 6.1.3 Quad-Tree .- 6.1.4 Nachbarzeiger-Strukturen.- 6.1.5 Corner-Stitching .- 6.2 Layout-Sprachen.- 6.2.1 CIF.- 6.2.2 EDIF.- 6.2.3 In Programmiersprachen eingebettete Layout-Sprachen.- 6.3 Entwurfsregeln.- 6.4 Entwurfsregel-UEberprufung.- 6.5 Symbolisches Layout.- 6.5.1 Darstellung symbolischer Layouts.- 6.5.2 Kompaktierung.- 6.6 Schaltungsextraktion.- 6.7 UEberprufung der elektrischen Regeln.- 6.8 Layout-Synthese.- 6.8.1 Zellgenerierung.- 6.8.2 Floorplanning und Plazierung.- 6.8.2.1 Rechteck-Zerlegung.- 6.8.2.2 Netzlange.- 6.8.2.3 Partitionierungsalgorithmen fur Floorplanning und Plazierung.- 6.8.3 Verdrahtung.- 6.8.3.1 Globale Verdrahtung.- 6.8.3.2 Lokale genaue Verdrahtung.- 7 Masken-und Waferherstellung.- 7.1 Maskenherstellung.- 7.2 Waferherstellung.- 7.2.1 Oxidation.- 7.2.2 Musterubertragung.- 7.2.3 Ionenimplantation.- 7.2.4 Abscheiden.- 7.2.5 Kontaktherstellung.- 7.2.6 Metallisierung.- 7.3 Der Polysffizium-Gate-nMOS-Prozess.- 7.4 Der Silizium-Gate-CMOS-Prozess.- 7.5 Ausbeute.- 7.6 Skalierungseffekte.- 7.6.1 Auswirkungen der Skalierung auf Transistoren.- 7.6.2 Auswirkungen der Skalierung auf Leitungen.

Reviews

Author Information

Tab Content 6

Author Website:  

Customer Reviews

Recent Reviews

No review item found!

Add your own review!

Countries Available

All regions