|
|
|||
|
||||
OverviewLa crescente popolarità di Internet stimola una crescita esplosiva dei dati trasmessi su Internet e un drastico aumento delle velocità di trasmissione. Di conseguenza, l'elaborazione TCP/IP è diventata un collo di bottiglia. L'elaborazione TCP/IP tradizionale basata su software su processori generici (GPP) non è più in grado di tenere il passo con le velocità di trasmissione della rete. Di conseguenza, vi è un'urgente necessità di progettare funzioni TCP/IP critiche per le prestazioni come unità speciali per accelerare le velocità di elaborazione e scaricare i compiti di elaborazione dai GPP. Tali unità funzionali che svolgono funzioni a livello micro possono essere implementate su array di porte programmabili sul campo (FPGA). Gli FPGA, in quanto dispositivi hardware programmabili, sono particolarmente adatti a garantire sia elevate velocità di elaborazione che flessibilità per soddisfare le rapide evoluzioni di Internet. Una sfida nella progettazione della funzione TCP/IP è che la domanda di servizi avanzati richiede che i dispositivi di rete supportino un'ampia gamma di applicazioni e protocolli, che sono tuttavia in continua evoluzione. Full Product DetailsAuthor: Mahesh Dembrani , Vinit Patel , Anupkumar JayaswalPublisher: Edizioni Sapienza Imprint: Edizioni Sapienza Dimensions: Width: 15.20cm , Height: 0.30cm , Length: 22.90cm Weight: 0.086kg ISBN: 9786207819973ISBN 10: 6207819977 Pages: 56 Publication Date: 27 May 2025 Audience: General/trade , General Format: Paperback Publisher's Status: Active Availability: Available To Order We have confirmation that this item is in stock with the supplier. It will be ordered in for you and dispatched immediately. Language: Italian Table of ContentsReviewsAuthor InformationTab Content 6Author Website:Countries AvailableAll regions |
||||