Overview

In diesem Buch werden erstmals alle Gesichtspunkte der Halbleiterspeicher von den einzelnen Zellen bis zum Speichersystem einheitlich dargestellt. Es enthält sowohl für den Schaltkreisentwerfer als auch für den Computertechniker Informationen, die sonst nur verstreut in der Zeitschriftenliteratur zu finden sind. Das Buch behandelt den gesamten Komplex der mikroelektronischen Digitalspeicher für die Computertechnik. In den Hauptkapiteln über den Aufbau und die Funktion der Speicherschaltkreise (SRAM, DRAM, ROM, PROM, EPROM, EEPROM) werden die Speicherzellen, die Speichermatrizen, die internen Ansteuerschaltungen sowie externe Steuerung der Speicheroperationen behandelt. Die übrigen Hauptkapitel sind der technischen Realisierung und dem Entwurf von Speicherbaugruppen und Speichern gewidmet, wobei den Fragen der Stromversorgung und Betriebsstromzuführung, der elektrischen und geometrischen Gestaltung der Ansteuerschaltungen, der Worterweiterung, des Refresh (bei DRAM) sowie der Datensicherung und Zuverlässigkeit der Speicher besondere Aufmerksamkeit gewidmet wird. Das Buch ist als Nachschlagewerk und Vertiefungslektüre für Hochschuldozenten und Praktiker, aber auch als Lehrbuch für Studierende an Universitäten, Hochschulen und Fachhochschulen bzw. HTL geeignet.

Full Product Details

Author:   Dietrich Rhein ,  Heinz Freitag
Publisher:   Springer Verlag GmbH
Imprint:   Springer Verlag GmbH
Dimensions:   Width: 17.00cm , Height: 1.50cm , Length: 24.40cm
Weight:   0.502kg
ISBN:  

9783211823545

ISBN 10:   3211823549
Pages:   274
Publication Date:   30 March 1992
Audience:   Professional and scholarly ,  Professional & Vocational
Format:   Paperback
Publisher's Status:   Active
Availability:   In Print  
This item will be ordered in for you from one of our suppliers. Upon receipt, we will promptly dispatch it out to you. For in store availability, please contact us.
Language:   German

Table of Contents

1 Einleitung.- 2 UEbersicht uber die mikroelektronischen Speicherschaltkreise.- 2.1 Definitionen und Typen.- 2.1.1 Selektionsprinzip.- 2.1.2 Art des Zugriffs.- 2.1.3 Lese- und Schreibzugriff.- 2.1.4 Informationsverhalten bei Netzausfall und beim Lesen.- 2.1.5 Technologien fur Speicherschaltkreise.- 2.2 Speicherschaltkreise.- 2.2.1 Innere Struktur der Speicherschaltkreise.- 2.2.2 Speicherkapazitat.- 2.2.3 Speicherzellen und ausgenutzte physikalische Prinzipien.- 2.2.4 Forderungen an Speicherschaltkreise.- 2.3 Trends bei Speicherschaltkreisen.- 2.4 Anwendungen mikroelektronischer Speicher.- 3 Schaltungstechnische Grundlagen.- 3.1 MOS-Schaltungstechnik.- 3.1.1 MOS-Transistoren.- 3.1.2 MOS-Inverter.- 3.1.2.1 Statischer MOS-Inverter mit Enhancementtransistoren.- 3.1.2.2. Weitere Invertertypen.- 3.1.3 MOS-Logikschaltungen.- 3.1.3.1 Statische MOS-Logik.- 3.1.3.2 Dynamische MOS-Logik.- 3.1.3.3 NMOS-und CMOS-Transfergates.- 3.1.4 Dekoder.- 3.1.5 Ein- und Ausgangspuffer.- 3.1.6 Flipflop als elementares Speicherelement.- 3.2 Bipolare Schaltungstechnik.- 3.2.1 Bipolartransistor.- 3.2.2 Bipolare Inverter.- 3.2.2.1 TTL-Inverter.- 3.2.2.2 ECL-Inverter.- 3.3 BICMOS-Schaltungstechnik.- 4 Schreib-Lese-Speicherschaltkreise (RAM).- 4.1 MOS-SRAM.- 4.1.1 Speicherzellen fur MOS-SRAM.- 4.1.2 Speicherschaltkreis.- 4.1.2.1 Struktur und Funktion.- 4.1.2.2 Anforderungen an den Entwurf von SRAM-Schaltkreisen.- 4.1.2.3 Schaltungstechnische Loesungen fur ausgewahlte Baugruppen.- 4.1.2.4 Ausbeuteerhoehung durch Redundanz.- 4.1.2.5 Anwenderorientierte Besonderheiten bei speziellen SRAM.- 4.2 Bipolare SRAM.- 4.2.1 Speicherzellen.- 4.2.2 Speicherschaltkreis.- 4.3 Entwicklungsrichtungen bei SRAM-Schaltkreisen.- 4.3.1 Anwendung der MOS-SOI-Technik.- 4.3.2 BICMOS-Speicherschaltkreise.- 4.3.3 Galliumarsenid-Speicherschaltkreise.- 4.4 MOS-DRAM.- 4.4.1 Speicherzellen.- 4.4.2 Speicherschaltkreis mit Dreitransistorzellen.- 4.4.3 Speicherschaltkreis mit Eintransistorzellen.- 4.4.3.1 Struktur und Funktion.- 4.4.3.2 Schaltungstechnische Realisierung.- 4.4.3.3 Betriebsarten fur schnelleren Datendurchsatz.- 4.4.3.4 Refresharten.- 4.5 Probleme des Entwurfs von Megabit-DRAMs.- 4.5.1 UEbersicht uber die Probleme der weiteren Erhoehung des Integrationsgrades.- 4.5.2 Speicherzellen fur Megabit-DRAMs.- 4.5.3 Schaltungstechnische Besonderheiten.- 4.5.3.1 Blockstruktur.- 4.5.3.2 Bitleitungsschaltung.- 4.5.3.3 Reduzierte Betriebsspannung.- 4.5.3.4 Verwendung von BICMOS-Schaltungen.- 4.5.4 Begrenzung der Fehlerrate durch Soft-errors.- 4.5.4.1 Soft-errors durch ?-Strahlen.- 4.5.4.2 Mitintegrierte Fehlererkennungs- und -korrekturschaltungen.- 4.5.5 Integrierte Testschaltungen.- 5 Festwertspeicher-Schaltkreise (ROM).- 5.1 Allgemeines und UEbersicht.- 5.2 Maskenprogrammierte ROM.- 5.2.1 Bipolare ROM.- 5.2.2 Maskenprogrammierte MOS-ROM.- 5.2.2.1 MOS-ROM mit Parallelstruktur.- 5.2.2.2 Verwendung der X-Zelle.- 5.2.2.3 MOS-ROM mit Serienstruktur.- 5.2.2.4 Multilevel-ROM.- 5.3 Einmalig elektrisch programmierbare ROM (PROM).- 5.3.1 Bipolare PROM.- 5.3.2 MOS-PROM.- 5.4 Elektrisch programmierbare und durch UV-Licht loeschbare ROM (EPROM).- 5.4.1 Zellen fur EPROMs.- 5.4.1.1 Zwei-Transistor-P-Kanal-Zelle.- 5.4.1.2 Eintransistor-Stapelgate-Zelle mit N-Kanal.- 5.4.2 EPROM-Schaltkreis.- 5.4.2.1 Blockschaltbild.- 5.4.2.2 Gehause und Anschlussbelegung.- 5.4.3 Schaltungstechnische Fragen.- 5.4.3.1 Leseschaltung.- 5.4.3.2 Redundanz.- 5.4.3.3 Schaltungen zur Testunterstutzung.- 5.4.4 Applikative Gesichtspunkte.- 5.4.4.1 Betriebarten von EPROMs.- 5.4.4.2 Programmiergerate und Programmieralgorithmen.- 5.5 Elektrisch programmierbare und loeschbare ROM (EEPROM).- 5.5.1 MNOS-Speicher.- 5.5.2 Floatinggate-EEPROM.- 5.5.2.1 Zweitransistor-FLOTOX-Zelle.- 5.5.2.2 Eigenschaften der EEPROM-Schaltkreise.- 5.5.2.3 Flash-EEPROM.- 5.6 Nichtfluchtige RAM.- 6 Technische Realisierung von Speichern.- 6.1 Allgemeine UEberlegungen.- 6.2 Stromversorgung des Speichers.- 6.2.1 Berechnung des Leistungsbedarfes.- 6.2.1.1 Berechnung der Verlustleistung der Speichermatrix.- 6.2.1.2 Verlustleistung der Treiberbaustufen.- 6.2.1.3 Beispiel einer Verlustleistungsberechnung.- 6.2.2 Betriebsstromzufuhrung innerhalb des BSM.- 6.2.2.1 Minimierung von Betriebsspannungsschwankungen durch Verminderung der Induktivitaten.- 6.2.2.2 Minimierung von Betriebsspannungsschwankungen mittels lokaler Stutzkondensatoren.- 6.2.2.3 Einschalten der Betriebsspannung.- 6.3 Ansteuerung der Speichermatrix.- 6.3.1 Elektrische Ansteuerbedingungen.- 6.3.1.1 Reflexionen.- 6.3.1.2 UEbersprechen.- 6.3.2 Zeitbedingungen der Ansteuersignale, Timing des Speichermoduls.- 6.3.3 Bestimmung der Verzoegerungszeiten.- 6.3.3.1 Maximale und minimale Logikverzoegerung.- 6.3.3.2 Einfluss der Lastkapazitat.- 6.3.3.3 Signalleitungsverzoegerung.- 6.3.3.4 Einfluss des Seriendampfungswiderstandes RD.- 6.4 Geometrischer Aufbau einer Speicherleiterkarte.- 6.4.1 Steigerung der Packungsdichte von Speichern.- 6.4.2 SM-Schaltkreis.- 6.4.3 Oberflachenmontagetechnologie.- 6.4.4 SIP-Speichermodule.- 7 Entwurf von Speicherbaugruppen und Speichern.- 7.1 ROM-Speicher.- 7.1.1 Worterweiterung des ROM-Speichers.- 7.1.2 Kapazitatserweiterung des ROM-Speichers innerhalb des CPU-Adressraums.- 7.1.3 Kapazitatserweiterung uber den CPU-Adressraum hinaus.- 7.1.4 ROM-Schaltkreise als programmierbare Logik-Arrays.- 7.1.5 ROM-PLA als Signalgenerator.- 7.2 SRAM-Speicher.- 7.2.1 Cache-Speicher (Pufferspeicher).- 7.2.1.1 Vollassoziativer Cache-Speicher.- 7.2.1.2 Einweg-Cache.- 7.2.1.3 Assoziativer Zweiwege-Cache.- 7.2.1.4 Entwurf von Cache-Speichern.- 7.2.2 SRAM-Speichermatrix fur FIFO-Speicher.- 7.3 DRAM-Speicher.- 7.3.1 Regeneriervarianten.- 7.3.2 Regeneriersteuerung/Speichersteuerung.- 7.3.2.1 Steuerung im Grosscomputer.- 7.3.2.2 Steuerung im Mikrocomputer.- 7.4 Massnahmen zur Datensicherung im Speicher.- 7.4.1 Nichtschritthaltende Datensicherungsmassnahmen.- 7.4.1.1 Standard-Testalgorithmen.- 7.4.1.2 Optimierte Testalgorithmen: Funktionaltests.- 7.4.1.3 Optimierte Testalgorithmen: Maskenabhangige Tests.- 7.4.1.4 Zufallstests.- 7.4.2 Schritthaltende Datensicherungsmassnahmen.- 7.4.2.1 Implementierungsvarianten von Fehlererkennungs- und Korrektureinrichtungen.- 7.4.2.2 Allgemeine Grundlagen fehlertoleranter Binarblockcodes.- 7.4.2.3 Matrizendarstellung der Fehlerkorrektur-Prozedur.- 7.4.2.4 Beispiele fur 1EC- und 1EC+2ED-Codes.- 7.4.3 Zuverlassigkeit von Speichern.- 7.4.3.1 Zuverlassigkeiteigenschaften von Systemen mit Redundanz.- 7.4.3.2 Zuverlassigkeitsfunktion von Speichern mit und ohne Fehlerkorrektureinrichtungen.- 7.4.3.3 MTBF eines Speichers.- 8 Ausblick: Integration von Speichern und Logik.- 8.1 UEbersicht.- 8.2 Inhaltsadressierte Speicher.- 8.2.1 Inhaltsadressierte Speicher und Assoziativspeicher.- 8.2.2 Mikroelektronische Realisierung von CAM.- 8.3 Speicherung in Parallelprozessorsystemen.- 8.3.1 UEbersicht uber Parallelprozessorsysteme.- 8.3.2 Computernetze.- 8.3.3 Zellulare Parallelprozessorstrukturen.- 8.3.4 Kunstliche neuronale Netzwerke.- Anhang: Verlustleistungsberechnung fur den DRAM-Basisspeichermodul nach Abschnitt 6.3.2.1.- Sachwortverzeichnis.

Reviews

Author Information

Tab Content 6

Author Website:  

Customer Reviews

Recent Reviews

No review item found!

Add your own review!

Countries Available

All regions