Overview

As arquiteturas convencionais de multiplicação 24x24 são implementadas em multiplicadores de ponto flutuante usando multiplicadores de matriz, arquiteturas binárias redundantes (Pipeline Stages), codificação Booth modificada, uma árvore binária de compressores 4:2 (árvore Wallace) e matriz de carry save modificada em conjunto com o algoritmo de Booth. Existem vários problemas associados aos multiplicadores de árvore e matriz. Os multiplicadores em árvore têm muitos problemas, como o menor atraso lógico, mas layouts irregulares com interconexões complicadas. Layouts irregulares não só exigem mais esforço de design físico, mas também introduzem um atraso significativo na interconexão. Da mesma forma, os multiplicadores em matriz também têm algumas desvantagens associadas a eles, como maior atraso e layout regular com interconexões mais simples. Além disso, há um consumo significativo de energia, uma vez que a reconfigurabilidade em tempo de execução não é fornecida de acordo com a largura de bits de entrada. Para eliminar os problemas acima, é utilizado o algoritmo Urdhvatriyakbhyam da antiga matemática védica indiana. A simulação do multiplicador de ponto flutuante de 32 bits e a aplicação da matemática védica são uma parte importante desta dissertação.

Full Product Details

9786209559440

Table of Contents

Reviews

Author Information

Tab Content 6

Countries Available