Overview

Le architetture di moltiplicazione convenzionali 24x24 sono implementate in moltiplicatori in virgola mobile utilizzando moltiplicatori array, architetture binarie ridondanti (stadi pipeline), codifica Booth modificata, un albero binario di compressori 4:2 (albero di Wallace) e un array carry save modificato in combinazione con l'algoritmo di Booth. Esistono numerosi problemi associati ai moltiplicatori ad albero e array. I moltiplicatori ad albero presentano molti problemi, come il ritardo logico più breve ma layout irregolari con interconnessioni complicate; i layout irregolari non solo richiedono uno sforzo di progettazione fisica maggiore, ma introducono anche un ritardo di interconnessione significativo. Allo stesso modo, anche i moltiplicatori ad array presentano alcuni svantaggi, come un ritardo maggiore e un layout regolare con interconnessioni più semplici. Inoltre, il consumo energetico è significativo poiché la riconfigurabilità in fase di esecuzione non è fornita in base alla larghezza di bit in ingresso. Al fine di eliminare i problemi sopra citati, viene utilizzato l'algoritmo Urdhvatriyakbhyam dell'antica matematica vedica indiana. La simulazione del moltiplicatore a virgola mobile a 32 bit e l'applicazione della matematica vedica sono una parte importante di questa tesi.

Full Product Details

9786209554322

Table of Contents

Reviews

Author Information

Tab Content 6

Countries Available